通信雷达一体化科研平台，利用异构计算打通SDR算法链路，加速开发进程。在此框架下，FPGA可实现DDC/DUC、NCO、IQ不平衡校准、小数降采样、信道均衡、iFFT/FFT；CPU可实现基于AVX指令集加速的iFFT/FFT等浮点运算以及链路控制；GPU实现信道估计、MIMO预编码相关的矩阵计算。相对于传统高度依赖FPGA的开发模式，此平台用户可以更快的实现通信、雷达算法的验证。同时此平台也支持接入智能超表面，实现对波束的可控反射。